Министерство науки и высшего образования Российской Федерации
Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский университет ИТМО»
(университет ИТМО)

Факультет «Систем управления и робототехники»

ОТЧЕТ
О ЛАБОРАТОРНОЙ РАБОТЕ №6

По дисциплине «Электроника и схемотехника»
на тему:

«Исследование логических элементов в различных логических семействах»

Вариант 2

Преподаватель: Зарина Ольга Андреевна

Выполнили:
Басиони Адельсалам Али Абдельсалам – 465144
Бовrджи Тамим Махер Мохаммед – 412894
Поток: ЭЛЕК И СХЕМ R БАК 1.2

г. Санкт-Петербург
2026

1. Цель работы и исходные данные

Цель работы: исследовать схемы базовых логических элементов (НЕ, И, ИЛИ, НЕ-И, НЕ-ИЛИ), реализованных в различных логических семействах, получить их осциллограммы, измерить логические уровни, задержки, длительности фронтов и ток потребления, сравнить семейства между собой.

Таблица 1. Исходные данные (вариант 2)

Логика 1	**Элементы**	**Логика 2**	**Элементы**	**Логика 3**	**Элементы**
DTL	НЕ, ИЛИ	CMOS	И, НЕ-И	MOS	НЕ, НЕ-ИЛИ

Схемы элементов взяты из лекции «Ключевой режим работы транзистора. Логические элементы» (С. М. Власов) и собраны в LTspice из компонентов стандартной библиотеки.


Условия моделирования:

- напряжение питания $V_{CC} = 5$ В, логические уровни на входах 0 В и 5 В, нагрузка $R_L = 10$ кОм (как на схемах лекции);
- компоненты: диоды 1N4148, биполярные транзисторы 2N3904, n-канальные МОП-транзисторы 2N7002, p-канальные МОП-транзисторы BSS84;
- элементы с одним входом: `V1 = PULSE(0 5 50u 1n 1n 100u 200u)`, анализ `.tran 0 400u 0 10n`;
- элементы с двумя входами: `VA = PULSE(0 5 200u 1n 1n 200u 400u)`, `VB = PULSE(0 5 100u 1n 1n 100u 200u)`, анализ `.tran 0 500u 0 10n`. Период B вдвое меньше периода A, поэтому каждые 100 мкс входы перебирают комбинации $AB = 00 \to 01 \to 10 \to 11$ в порядке двоичного счёта;
- измерения выполнены командами `.meas`: логические уровни — в середине каждого интервала (40/140 мкс или 90/190/290/390 мкс); t_{PLH}, t_{PHL} — по уровню 50 % от входа до выхода; t_r, t_f — по уровням 10–90 % размаха; $I_{\text{ср}}$, $I_{\text{пик}}$ — среднее и максимальное значения тока источника питания.

2. Сборка схем логических элементов, моделирование переходных процессов и измерение параметров

a. Элементы DTL логики

I. Элемент НЕ / NOT



V_1	V_{out}
0	1
1	0

Рис. 1. Схема DTL инвертора и таблица истинности (из лекции)

Принцип работы. При $V_1 = 0$ ток резистора R_1 уходит через открытый диод D_1 во вход. Потенциал точки соединения диодов $\approx 0{,}7$ В — этого не хватает, чтобы открыть D_2 и эмиттерный переход транзистора. Транзистор закрыт, $V_{out} = 1$. При $V_1 = 1$ диод D_1 заперт, ток R_1 через D_2 течёт в базу, транзистор насыщается, $V_{out} = 0$.




Рис. 2. Схема DTL НЕ в LTspice




Рис. 3. DTL HE: входной сигнал V(in), выходное напряжение V(out) и ток нагрузки I(RL)


Таблица 2. Измерение параметров DTL HE

Параметр	**Значение**
Уровень логической «1», В	4,093
Уровень логического «0», В	0,019
t_{PHL}, нс	0,014
t_{PLH}, мкс	6,40
t_f, нс	0,37
t_r, мкс	4,10
Ток потребления при «1» / «0», мА	1,30 / 3,01
$I_{\text{ср}}$ / $I_{\text{пик}}$, мА	2,21 / 3,43

Вывод:

- Логическая функция выполняется верно: «0» = 0,019 В (напряжение насыщения транзистора), «1» = 4,09 В. Уровень «1» ниже 5 В, потому что R_C и R_L образуют делитель: $5 \cdot 10/(10 + 2{,}2) \approx 4{,}1$ В.
- Переходные процессы **крайне асимметричны**. Включение практически мгновенное ($t_{PHL} \approx 14$ пс, $t_f = 0{,}37$ нс), а выключение очень медленное ($t_{PLH} = 6{,}4$ мкс, $t_r = 4{,}1$ мкс). Причина — насыщение транзистора: в схеме у базы нет резистора на землю, и накопленный в базе заряд рассасывается только за счёт рекомбинации. Именно это главный недостаток DTL.
- Ток течёт в обоих состояниях: 1,30 мА при «1» (через R_1 и D_1 в источник входного сигнала и через R_C в нагрузку) и 3,01 мА при «0».

II. Элемент ИЛИ / OR



V_1	V_2	V_{out}
1	1	1
1	0	1
0	1	1
0	0	0

Рис. 4. Схема DTL элемента ИЛИ и таблица истинности (из лекции)

Принцип работы. Схема состоит из двух DTL инверторов (R_1, D_1, D_2, Q_1 и R_2, D_3, D_4, Q_2) с общим коллекторным резистором R_{C1}. Транзисторы Q_1 и Q_2 включены параллельно, поэтому на их коллекторах формируется $\overline{A + B}$ (ИЛИ-НЕ): достаточно одного открытого транзистора, чтобы получить «0». Третий каскад (R_3, D_5, D_6, Q_3) инвертирует сигнал ещё раз, на выходе $V_{out} = A + B$.




Рис. 5. Схема DTL ИЛИ в LTspice




Рис. 6. DTL ИЛИ: входные сигналы V(a), V(b) и выходной сигнал V(out)

Таблица 3. Таблица истинности DTL ИЛИ, подтверждённая моделированием

A	B	V_{out}, В	Y
0	0	0,019	0
0	1	4,090	1
1	0	4,090	1
1	1	4,091	1

Таблица 4. Измерение параметров DTL ИЛИ

Параметр	**Значение**
Уровень логической «1», В	4,09
Уровень логического «0», В	0,019
t_{PLH} (по фронту B, 100 мкс), мкс	6,40
t_{PHL} (по спаду A и B, 400 мкс), мкс	5,33
t_r, мкс	4,19
t_f, нс	186
$I_{ср}$ / $I_{пик}$, мА	5,08 / 7,16


Вывод:

- Таблица истинности подтверждена для всех четырёх комбинаций, уровни такие же, как у DTL инвертора (0,019 В и 4,09 В).
- Обе задержки — единицы микросекунд. При t_{PLH} медленно выключается выходной транзистор Q_3 (6,4 мкс), при t_{PHL} — входной Q_2 (5,3 мкс), после чего Q_3 включается быстро. Как и в инверторе, причина — рассасывание заряда насыщенных транзисторов без цепи разряда базы.

- Три каскада потребляют больше всех исследованных элементов: 5,08 мА в среднем.
- В момент 200 мкс входы A и B переключаются одновременно, но на выходе выброса нет: оба состояния (01 и 10) дают «1», а медленные транзисторы не успевают отреагировать на наносекундный перепад.

b. Элементы MOS логики

I. Элемент НЕ / NOT



V_1	V_{out}
0	1
1	0

Рис. 7. Схема МОП инвертора и таблица истинности (из лекции)

Принцип работы. Транзистор M1 (2N7002) — n-канальный МОП-транзистор с индуцированным каналом, работающий как ключ; R_1 — нагрузочный резистор. При $V_1 = 0$ ключ закрыт, выход через R_1 подтянут к питанию ($V_{out} = 1$). При $V_1 = 1$ ключ открыт и притягивает выход к земле ($V_{out} = 0$). Используются транзисторы только одного типа.




Рис. 8. Схема MOS НЕ в LTspice




Рис. 9. MOS HE: входной сигнал V(in), выходное напряжение V(out) и ток нагрузки I(RL)


Таблица 5. Измерение параметров MOS HE

Параметр	**Значение**
Уровень логической «1», В	4,545
Уровень логического «0», В	0,011
t_{PHL}, нс	1,18
t_{PLH}, нс	59,4
t_f, нс	1,34
t_r, нс	97,1
Ток потребления при «1» / «0», мА	0,455 / 4,99
$I_{\text{ср}}$ / $I_{\text{пик}}$, мА	2,72 / 5,80

Вывод:

- Логика верна. «1» = 4,545 В — делитель R_1–R_L: $5 \cdot 10/11$. «0» = 0,011 В — делитель «R_1 — открытый канал»: сопротивление канала 2N7002 около 2 Ом, поэтому «0» близок к нулю.
- Фронты **асимметричны**: спад быстрый ($t_f = 1{,}3$ нс — выходная ёмкость разряжается открытым ключом), фронт в 70 раз медленнее ($t_r = 97$ нс), так как ёмкость заряжается через R_1: $t_r \approx 2{,}2\,(R_1 \parallel R_L)\,C_{\text{вых}}$, что соответствует выходной ёмкости транзистора около 50 пФ.
- При $V_{out} = 0$ через R_1 и открытый ключ течёт статический ток 4,99 мА (25 мВт), при «1» — только ток нагрузки 0,455 мА. Это главный недостаток МОП логики с резистивной нагрузкой.

II. Элемент НЕ-ИЛИ / NOR



V_1	V_2	V_{out}
1	1	0
1	0	0
0	1	0
0	0	1

Рис. 10. Схема МОП элемента НЕ-ИЛИ и таблица истинности (из лекции)

Принцип работы. Ключи M1 и M2 включены параллельно: если хотя бы один вход равен 1, выход соединяется с землёй. Только при $A = B = 0$ оба ключа закрыты и резистор R_1 устанавливает $V_{out} = 1$.




Рис. 11. Схема MOS НЕ-ИЛИ в LTspice




Рис. 12. MOS НЕ-ИЛИ: входные сигналы V(a), V(b) и выходной сигнал V(out)

Таблица 6. Таблица истинности MOS НЕ-ИЛИ, подтверждённая моделированием

A	B	V_{out}, В	Y
0	0	4,545	1
0	1	0,011	0
1	0	0,011	0
1	1	0,005	0

Таблица 7. Измерение параметров MOS НЕ-ИЛИ


Параметр	**Значение**
Уровень логической «1», В	4,545
Уровень логического «0» (один / два ключа), В	0,011 / 0,005
t_{PHL} (по фронту В, 100 мкс), нс	1,32
t_{PLH} (по спаду А и В, 400 мкс), нс	115,8
t_f, нс	1,73
t_r, нс	193,7
Ток потребления при «1» / «0», мА	0,455 / 4,99
$I_{ср}$ / $I_{пик}$, мА	3,86 / 5,80

Вывод:

- Функция НЕ-ИЛИ выполняется для всех комбинаций. Когда открыты оба ключа ($AB = 11$), их каналы включены параллельно, и «0» снижается вдвое (0,005 В).
- Фронт вдвое медленнее, чем у инвертора ($t_r = 194$ против 97 нс): к выходу подключены выходные ёмкости двух транзисторов, а заряжаются они через тот же R_1.
- На осциллограмме видны короткие выбросы при переключении входов (в т. ч. в момент 200 мкс, когда A и B меняются одновременно) — это проникновение крутых фронтов входа на выход через ёмкость затвор–сток. На логику они не влияют.
- Средний ток больше, чем у инвертора (3,86 против 2,72 мА), потому что выход находится в «0» три четверти времени, а в «0» течёт статический ток 4,99 мА.

c. Элементы CMOS логики

I. Элемент НЕ-И / NAND



V_1	V_2	V_{out}
1	1	0
1	0	1
0	1	1
0	0	1

Рис. 13. Схема КМОП элемента НЕ-И и таблица истинности (из лекции)

Принцип работы. p-канальные транзисторы M1, M2 (BSS84) включены параллельно между питанием и выходом, n-канальные M3, M4 (2N7002) — последовательно между выходом и землёй. Если хотя бы один вход равен 0, открыт соответствующий p-канальный транзистор и на выходе «1». Только при $A = B = 1$ открыты оба n-канальных, а оба p-канальных закрыты — на выходе «0».




Рис. 14. Схема CMOS НЕ-И в LTspice




Рис. 15. CMOS НЕ-И: выходной сигнал V(out) и входные сигналы V(a), V(b)

Таблица 8. Таблица истинности CMOS НЕ-И, подтверждённая моделированием

A	B	V_{out}, В	Y
0	0	4,9985	1
0	1	4,9970	1
1	0	4,9970	1
1	1	$1{,}0 \cdot 10^{-10}$	0


Таблица 9. Измерение параметров CMOS НЕ-И

Параметр	**Значение**
Уровень логической «1», В	4,997–4,999
Уровень логического «0», В	≈ 0 (10^{-10})
t_{PHL} (по фронту A, 300 мкс), нс	2,82
t_{PLH} (по спаду A и B, 400 мкс), нс	1,37
t_f / t_r, нс	2,43 / 1,13
Ток потребления при «1», мА	0,500 (ток R_L)
$I_{\text{ср}}$, мА / $I_{\text{пик}}$, А	0,376 / 0,81

Вывод:


- Функция НЕ-И выполняется верно, уровни практически равны напряжениям шин: «1» = 4,997–4,999 В (ток нагрузки R_L почти не создаёт падения на открытом p-канальном транзисторе), «0» ≈ 0.
- Задержки и фронты — единицы наносекунд, т. е. в тысячи раз быстрее DTL.
- На осциллограмме видны выбросы выхода в моменты переключения входов (выше 5 В при 100 мкс и провал при 200 мкс, когда A и B переключаются одновременно и на мгновение открываются транзисторы обеих цепей). Они вызваны проникновением фронтов через ёмкости затвор–сток мощных дискретных транзисторов и длятся наносекунды.
- Средний ток 0,376 мА — это только ток нагрузки R_L в состоянии «1» (три четверти времени); собственного статического тока элемент не потребляет. Пиковый ток 0,81 А — кратковременный сквозной ток и ток заряда ёмкостей затворов в момент переключения.

II. Элемент И / AND



V_1	V_2	V_{out}
1	1	0
1	0	1
0	1	1
0	0	1

а) НЕ-И



V_1	V_{out}
0	1
1	0

б) НЕ

Рис. 16. Элемент И в КМОП: элемент НЕ-И (а), к выходу которого подключён инвертор (б) (схемы из лекции)

Принцип работы. В лекции для КМОП приведены НЕ, НЕ-И и ИЛИ-НЕ, поэтому И получено как НЕ-И (M1–M4) с инвертором (M5, M6). Промежуточный узел nand равен $\overline{AB}$, инвертор даёт $V_{out} = AB$.




Рис. 17. Схема CMOS И в LTspice




Рис. 18. CMOS И: выходной сигнал V(out) и входные сигналы V(a), V(b)

Таблица 10. Таблица истинности CMOS И, подтверждённая моделированием

A	B	V_{out}, В	Y
0	0	$2{,}6 \cdot 10^{-11}$	0
0	1	$2{,}6 \cdot 10^{-11}$	0
1	0	$2{,}6 \cdot 10^{-11}$	0
1	1	4,997	1

Таблица 11. Измерение параметров CMOS И

Параметр	**Значение**
Уровень логической «1», В	4,997
Уровень логического «0», В	≈ 0 (10^{-11})
t_{PLH} (по фронту A, 300 мкс), нс	6,98
t_{PHL} (по спаду A и B, 400 мкс), нс	3,52
t_r / t_f, нс	2,52 / 1,86
Ток потребления при «0» / «1»	$1{,}7 \cdot 10^{-11}$ А / 0,500 мА
$I_{ср}$, мА / $I_{пик}$, А	0,128 / 0,85

Вывод:

- Функция И выполняется верно, уровни идеальные: «0» $\approx 10^{-11}$ В, «1» = 4,997 В.
- Задержки больше, чем у НЕ-И ($t_{PLH} = 7{,}0$ против 1,4 нс), так как сигнал проходит два каскада, но остаются наносекундными.
- Ток в состоянии «0» составляет $1{,}7 \cdot 10^{-11}$ А — практически нулевой, это главное достоинство КМОП. В состоянии «1» течёт только ток нагрузки 0,5 мА, поэтому средний ток (0,128 мА) втрое меньше, чем у НЕ-И: выход находится в «1» лишь четверть времени.
- Выброс в момент 200 мкс (одновременное переключение A и B) короткий и не меняет логического состояния.

3. Сравнительный анализ

Таблица 12. Сводная таблица результатов моделирования

Элемент	U^0, В	U^1, В	t_{PLH}	t_{PHL}	t_r / t_f	$I_{\text{ср}}$, мА
DTL НЕ	0,019	4,093	6,40 мкс	0,014 нс	4,1 мкс / 0,37 нс	2,21
DTL ИЛИ	0,019	4,09	6,40 мкс	5,33 мкс	4,2 мкс / 186 нс	5,08
MOS НЕ	0,011	4,545	59,4 нс	1,18 нс	97 / 1,3 нс	2,72
MOS НЕ-ИЛИ	0,005–0,011	4,545	116 нс	1,32 нс	194 / 1,7 нс	3,86
CMOS НЕ-И	≈ 0	4,997	1,37 нс	2,82 нс	1,1 / 2,4 нс	0,376
CMOS И	≈ 0	4,997	6,98 нс	3,52 нс	2,5 / 1,9 нс	0,128

Сравнение инверторов DTL НЕ и MOS НЕ (один и тот же элемент в двух семействах):

1. Корректность логической функции

- **DTL НЕ**: функция реализована верно, «0» = 0,019 В — напряжение насыщения биполярного транзистора.
- **MOS НЕ**: функция реализована верно, «0» = 0,011 В — падение на канале с сопротивлением около 2 Ом.

2. Форма выходного сигнала

- **DTL НЕ**: очень крутой спад (0,37 нс), но фронт начинается лишь через несколько микросекунд после переключения входа и нарастает плавно ($t_r = 4{,}1$ мкс).
- **MOS НЕ**: спад 1,3 нс, фронт — экспонента заряда выходной ёмкости через R_1 (97 нс), без затянутого начала.

3. Скорость переключения

- **DTL НЕ**: средняя задержка $t_p = (t_{PLH} + t_{PHL})/2 \approx 3{,}2$ мкс — ограничена рассасыванием заряда в насыщенном транзисторе.
- **MOS НЕ**: $t_p \approx 30$ нс — примерно в 100 раз быстрее: МОП-транзистор не накапливает неосновных носителей, скорость определяется только перезарядом ёмкости.

4. Амплитуда логических уровней

- **DTL НЕ**: размах 4,07 В (0,019…4,093 В), «1» снижена делителем R_C–R_L (2,2 и 10 кОм).
- **MOS НЕ**: размах 4,53 В (0,011…4,545 В) — больше, так как нагрузочный резистор меньше (1 кОм).

5. Потребление тока

- **DTL НЕ**: 2,21 мА в среднем, ток течёт в обоих состояниях (1,30 и 3,01 мА).

- **MOS НЕ**: 2,72 мА в среднем; при «0» — 4,99 мА через R_1 и ключ, при «1» — только 0,455 мА через нагрузку.

Сравнение двухвходовых элементов разных семейств. CMOS элементы НЕ-И и И лучшие почти по всем критериям: уровни равны напряжениям шин (0 и 4,997 В), задержки 1–7 нс и отсутствие собственного статического тока (средний ток 0,13–0,38 мА — это ток нагрузки R_L). Их недостаток в этой реализации — очень большие кратковременные пики тока (до 0,85 А) и выбросы выхода при переключении, характерные для мощных дискретных МОП-транзисторов. MOS НЕ-ИЛИ проще (2 транзистора и резистор), имеет хорошие уровни и быстрый спад, но медленный фронт (194 нс) и статический ток 5 мА в состоянии «0». DTL ИЛИ из трёх каскадов самый медленный (единицы микросекунд) и потребляет больше всех (5,08 мА).

В ИТОГЕ:

DTL: хорошие уровни, но очень низкое быстродействие из-за насыщения транзисторов и большой ток потребления.
MOS (n-МОП с резистивной нагрузкой): простая схема, хорошие уровни; недостатки — медленный фронт (заряд через резистор) и большой статический ток в состоянии «0».
CMOS: наилучшее сочетание параметров — уровни, равные напряжениям питания, наносекундные переключения и практически нулевое собственное потребление, ценой удвоенного числа транзисторов.

4. Ответы на контрольные вопросы

1. В чём отличие логических семейств DRL, RTL, DTL, TTL и CMOS?
Они различаются элементами, на которых выполняется логическая операция и усиление. DRL — только диоды и резисторы, усиления нет, уровни ухудшаются от каскада к каскаду. RTL — логика на входных резисторах и биполярных транзисторах, есть усиление, но малая помехоустойчивость и быстродействие. DTL — логику выполняют входные диоды, усиление и инверсию — транзистор; порог выше, чем у RTL. TTL — вход на многоэмиттерном транзисторе и двухтактный выходной каскад, высокое быстродействие и большой ток потребления. CMOS — пары комплементарных p- и n-канальных МОП-транзисторов, статический ток практически отсутствует.

2. Как реализуется функция И на элементах DRL и RTL?
В DRL входы подключены к катодам диодов, аноды соединены и через резистор подключены к питанию. Если хотя бы на одном входе «0», соответствующий диод открыт и притягивает выход к нулю; «1» на выходе только когда все входы равны «1». В RTL элемент И строится как ИЛИ-НЕ от инвертированных входов: каждый вход инвертируется своим транзисторным ключом, выходы ключей объединяются на общем резисторе, т. к. $AB = \overline{\overline{A} + \overline{B}}$.

3. Почему CMOS обладает минимальным током покоя?
В любом установившемся состоянии одна из цепей — p-канальная (к питанию) или n-канальная (к земле) — заперта, поэтому прямого пути от питания к земле нет, а затворы МОП-транзисторов изолированы диэлектриком. Ток течёт только при переключении (заряд ёмкостей и короткий сквозной ток), его среднее значение пропорционально частоте. В работе ток CMOS И в состоянии «0» составил $1{,}7 \cdot 10^{-11}$ А.

4. В чём преимущество DTL по сравнению с RTL?
В DTL входы развязаны диодами, поэтому соседние входы не нагружают друг друга. Диоды смещения поднимают порог переключения, что повышает помехоустойчивость. Входной ток при «1» практически отсутствует, поэтому один выход может управлять большим числом входов (выше коэффициент разветвления).

5. Почему TTL требует большого тока управления, но обеспечивает высокое быстродействие?
При входном «0» ток базы многоэмиттерного транзистора (около 1 мА) вытекает из входа, и источник сигнала должен его принимать — отсюда большой ток управления и потребления. Зато многоэмиттерный транзистор при переключении активно вытягивает заряд из базы следующего транзистора,

а двухтактный выходной каскад быстро заряжает и разряжает ёмкость нагрузки. Поэтому TTL заметно быстрее DTL, в котором заряд рассасывается медленно (в работе t_{PLH} DTL = 6,4 мкс).

6. Как формируются уровни логического «0» и «1» в разных логических семействах?

В DRL уровни определяются падением на диодах и делителем резисторов, они «плывут». В RTL, DTL и TTL «0» — напряжение насыщения транзистора (0,02–0,2 В), «1» — питание за вычетом падения на коллекторном резисторе (в работе 4,09 В из-за нагрузки R_L; в TTL — также на выходном транзисторе и диоде, $\approx 3{,}5$ В). В МОП логике с резистивной нагрузкой «1» задаёт делитель R_1–R_L (4,545 В), а «0» — отношение сопротивлений резистора и канала (0,011 В). В CMOS «0» и «1» равны напряжениям шин земли и питания (в работе 0 и 4,997 В).

7. Какие параметры определяют скорость переключения логического элемента?

Ёмкость нагрузки и паразитные ёмкости переходов, ток, которым эти ёмкости заряжаются и разряжаются (сопротивление нагрузки, крутизна и размеры транзисторов), время рассасывания заряда в насыщенных биполярных транзисторах, а также напряжение питания и размах логических уровней. В работе это видно по CMOS ($t_r \approx 1$–2,5 нс, заряд открытым транзистором), MOS ($t_r \approx 97$ нс, заряд через R_1) и DTL ($t_{PLH} \approx 6{,}4$ мкс из-за насыщения).

5. Выводы

1. В LTspice собраны и промоделированы шесть схем варианта 2 по схемам лекции: DTL (НЕ, ИЛИ), MOS на n-канальных транзисторах (НЕ, НЕ-ИЛИ), CMOS (НЕ-И, И). Для всех схем таблицы истинности подтверждены моделированием.
2. Наилучшие характеристики у CMOS: уровни 0 и 4,997 В, задержки 1–7 нс и практически нулевой собственный ток (10^{-11} А).
3. MOS логика с резистивной нагрузкой проста, имеет хорошие уровни и быстрый спад, но медленный фронт (97–194 нс) и статический ток около 5 мА в состоянии «0».
4. DTL обеспечивает хорошие уровни, но насыщение транзисторов без цепи разряда базы ограничивает быстродействие (задержки до 6,4 мкс), а ток потребления наибольший (2,2–5,1 мА).